Servicios Personalizados
Revista
Articulo
Indicadores
- Citado por SciELO
- Accesos
Links relacionados
- Citado por Google
- Similares en SciELO
- Similares en Google
Compartir
Iteckne
versión impresa ISSN 1692-1798
Resumen
NIETO-RAMIREZ, Nathaly y NIETO-LONDONO, Rubén Darío. Implementación del algoritmo Threefish-256 en hardware reconfigurable. Iteckne [online]. 2014, vol.11, n.2, pp.149-156. ISSN 1692-1798.
En este artículo se presenta la descripción y los resultados de la implementación en hardware del algoritmo criptográfico Threefish en su proceso de cifrado. La implementación se realizó usando la arquitectura de ronda iterativa sobre la Field Programmable Gate Array (FPGA) Virtex-5 presente en el sistema de desarrollo XUPV5-LX110T. Los resultados posteriores al place and route muestran que el diseño Threefish-256 de ronda iterativa tiene un throughput de 551Mbps.
Palabras clave : Criptografía; diseño síncrono; FPGA; Threefish; VHDL.