Contexto:

Se diseñó e implementó un microprocesador softcore RISC de 8 bits para que funcionara sobre dispositivos FPGA, y que estuviera optimizado en espacio con el fin de usarlo en aplicaciones embebidas.

Método:

El diseño de este microprocesador se desarrolló en el lenguaje de descripción de hardware Verilog, y puede ser implementado en FPGA de diferentes fabricantes, de tal forma que el usuario solo tenga que definir los puertos de entada y de salida, según el FPGA utilizado. El procesador desarrollado es de tipo acumulador, pero tiene dos diferentes acumuladores que pueden ser usados como apuntador para direccionamiento indirecto. El procesador es Harvard, con una RAM de 8x256 bits y una ROM que puede ser redimensionada desde 17x252 bits hasta 17x8K bits. También, tiene un puerto de entrada de 8 bits, uno de salida de 8 bits y otro de direcciones de 8 bits, lo que significa que puede direccionar hasta 256x8 bits puertos o dispositivos de salida y la misma cantidad de entrada.

Resultados:

El procesador, denominado ZA-SUA, fue comparado con el softcore Picoblaze y con otros tres procesadores similares de libre distribución en la Web, y se alcanzaron algunas mejoras sobre ellos. Se analizaron criterios como número de flip flops usados, LUT ocupadas, slices en uso y retardo máximo de cada procesador, todos estos resultados fueron obtenidos de la implementación de los procesadores en FPGA de Xilinx.

Conclusiones:

La arquitectura diseñada está compuesta por dos acumuladores, los cuales pueden ser usados como fuente o destino de las operaciones de la ALU. Este hecho da cierta flexibilidad al diseño, haciéndolo mejor que un procesador con un solo acumulador, y acercándolo más a un procesador basado en registros.