Serviços Personalizados
Journal
Artigo
Indicadores
Citado por SciELO
Acessos
Links relacionados
Citado por Google
Similares em SciELO
Similares em Google
Compartilhar
DYNA
versão impressa ISSN 0012-7353versão On-line ISSN 2346-2183
Resumo
BOLANOS, FREDDY e BERNAL, ÁLVARO. UNA IMPLEMENTACIÓN HARDWARE OPTIMIZADA PARA EL OPERADOR EXPONENCIACIÓN MODULAR. Dyna rev.fac.nac.minas [online]. 2008, vol.75, n.156, pp.55-63. ISSN 0012-7353.
Este documento muestra la optimización del operador Exponenciación Modular, aprovechando la gran flexibilidad de diseño que ofrecen el lenguaje VHDL y los dispositivos tipo FPGA. Debido a que el diseño se hace en un entorno limitado en hardware, la función de costo usada para la optimización considera tanto el tiempo de ejecución (desempeño) del operador, como el área ocupada por el mismo. La optimización se hace teniendo en cuenta tres alternativas distintas para la implementación del operador. Finalmente se comparan estas alternativas en términos de las funciones de costo asociadas a cada una y se discute la viabilidad de su implementación en entornos específicos.
Palavras-chave : Criptografía; Aritmética Modular; Lenguaje VHDL; FPGA.