Abstract

ARENAS-HOYOS, Sergio Andrés  and  BERNAL-NORENA, Álvaro. Evaluación del desempeño del algoritmo M-ary en hardware reprogramable. Dyna rev.fac.nac.minas [online]. 2017, vol.84, n.203, pp.75-79. ISSN 0012-7353.  https://doi.org/10.15446/dyna.v84n203.65480.

Se han encontrado diversas formas de realizar cifrado de datos, y una de las funciones involucradas en algoritmos estándar como el RSA es la exponencial modular. Básicamente, el algoritmo RSA utiliza algunas propiedades de la aritmética modular para cifrar y descifrar textos planos, con cierta dependencia en la longitud del texto. El crecimiento en la capacidad de cómputo ha creado la necesidad de utilizar sistemas robustos que puedan realizar cálculos con números significativamente grandes, y la formulación de procedimientos enfocados en mejorar la velocidad para lograrlo. Uno de éstos es el algoritmo M-ary para la ejecución de la función exponencial modular. Este artículo describe una implementación de este algoritmo en hardware reprogramable (FPGA) para evaluar su desempeño.

La primera sección introduce el algoritmo M-ary. La segunda, usa descripción en bloques para comprender la implementación. La tercera, muestra los resultados en diagramas de tiempo, y finalmente, la última sección expone conclusiones.

Keywords : criptosistemas; exponencial modular; aritmética modular; algoritmo RSA;FPGA; Algoritmo M-ario..

        · abstract in English     · text in English     · English ( pdf )