Resumen

SANDOVAL-RUIZ, Cecilia Esperanza  y  FEDON-ROVIRA, Antonio. Ing. Univ. [online]. 2013, vol.17, n.1, pp.77-91. ISSN 0123-2126.

Este artículo presenta la configuración paramétrica de un codificador Reed Solomon, mediante lenguaje descriptor de hardware VHDL, orientado a aplicaciones de radio cognitivo, sobre dispositivos FPGA, los cuales soportan la reconfiguración del hardware. A través de un módulo de selección de parámetros diseñado en VHDL y una arquitectura modular, con concatenación de etapas y señales habilitadoras, se permite configurar en el hardware el número de símbolos de información en los RS(255,k), pues son codificadores ampliamente manejados en diversos protocolos de comunicación. En el diseño del codificador, se estableció un modelo basado en la arquitectura de sus componentes; se realizaron las simulaciones y la estimación del consumo de recursos, ofrecidos por la herramienta ISE 11 de Xilinx, y se estudiaron los esquemáticos resultantes, con lo cual se validó el desempeño y profundidad lógica del circuito desarrollado. Así se obtuvo un diseño reconfigurable basado en un modelo de habilitación de etapas, lo que ofrece una alta eficiencia en cuanto a recursos de síntesis.

Palabras clave : Codificador Reed Solomon; reconfigu-rable; VHDL; FPGA; radio cognitivo.

        · resumen en Inglés | Portugués     · texto en Español     · Español ( pdf )