Regulador de rápido transitorio de bajo diferencial de tensión en tecnología de 90 nm

A fast transient low dropout regulator on 90 nm technology

Héctor Iván Gómez-Ortiz¹, Carlos Andrés Neira-Triana², Francisco Angarita-Cediel³

1 Ph.D (c) Ingeniería. Fundación Universitaria de San Gil, UNISANGIL. San Gil, Colombia. hgomez@unisangil.edu.co.
2 Ing. Electrónico (c). Fundación Universitaria de San Gil, UNISANGIL. San Gil, Colombia. carlosneira@unisangil.edu.co.
3 Ing. Electrónico (c). Fundación Universitaria de San Gil, UNISANGIL. San Gil, Colombia. franciscoangarita@unisangil.edu.co.

RESUMEN

En este trabajo se presenta el diseño de un regulador lineal de bajo diferencial de tensión para aplicaciones portátiles. El circuito propuesto consiste de un esquema simple de amplificación con una etapa de ganancia más el transistor de potencia. Además, utiliza un espejo de corriente para sumar parte de la transconductancia de entrada a la salida y aumentar la ganancia sin carga de corriente. Las simulaciones realizadas en SYNOPSYS para una tecnología de 90 nm para el circuito diseñado muestran un desempeño robusto a variaciones de proceso, tensión y temperatura con un tiempo de establecimiento menor a 1µs. Además, la respuesta en frecuencia evidencia que se tiene una ganancia mínima de 43 dB y un rechazo a las variaciones de la fuente de entrada de -25 dB a 100 KHz. El consumo de potencia sin carga fue de 14 µA y puede entregar una corriente máxima de 25 mA.

PALABRAS CLAVE: Rápida respuesta transitoria, regulador lineal, robusto, sin condensador de salida.

ABSTRACT

This paper presents the design of a low dropout linear regulator for portable applications. The proposed circuit consists of a simple amplification scheme with a single gain stage plus the power transistor. Moreover, the circuit uses a current mirror to add part of input transconductance to the output, increasing the gain without load current. The simulations performed for the designed circuit in SYNOPSYS for a 90 nm technology show a robust performance to process, voltage and temperature variations with a settling time of 1µs. Also, the frequency response shows the minimum gain of 43 dB and a power supply rejection of -25 dB at 100 KHz. The power consumption without load current was 14 µA and it can deliver a maximum load current of 25 mA.

KEYWORDS: Fast transient response, linear regulator, output capacitor less, robust.

1. INTRODUCCIÓN

El suministro y acondicionamiento de energía son funciones fundamentales en un sistema eléctrico. Aplicaciones como un celular o un nodo sensor inalámbrico necesitan una fuente de alimentación que sea estable para poder desempeñarse adecuadamente. Fuentes de alimentación como transformadores, generadores y baterías incurren en cambios sustanciales de tensión y corriente a través del tiempo y sobre un amplio rango de condiciones de operación. Estas fuentes son ruidosas no solo por su naturaleza inherente sino también por la conmutación de circuitos digitales como unidades de procesamiento central (CPU) o procesadores digitales de señales que usualmente son parte de la carga de las fuentes. Esto causa caídas de tensión indeseadas y frecuencias espurias donde se supone debería existir solo corriente continua (DC). El papel de un regulador de tensión es convertir estas impredecibles y ruidosas fuentes a unas estables, constantes e independientes de la carga, atenuando estas fluctuaciones a más bajos y aceptables niveles [1].

La función de regulación es muy importante en aplicaciones de alto desempeño donde los sistemas son altamente integrados y complejos. Una solución de un sistema en un solo integrado (SoC), incorpora muchas funciones que conmutan simultáneamente con el reloj, demandando alta energía y un rápido tiempo de respuesta. Una respuesta lenta a estas fluctuaciones en la corriente de carga hace que los condensadores de almacenamiento deban alimentar la carga por completo al generar variaciones transitorias considerables en la fuente [1].

Las referencias de tensión, al igual que los reguladores generan y regulan su tensión de salida a valores estables, los cuales son robustos a variaciones en la fuente de entrada, condiciones ambientales y varias condiciones de operación. Pero a diferencia de los reguladores, las fuentes de referencia no pueden proporcionar grandes cantidades de corriente continua (DC). En la práctica, una fuente de referencia proporciona una corriente máxima de 1 mA, mientras que los reguladores entregan una corriente de 5 mA o más.

Este trabajo se enfoca en el diseño de un regulador, específicamente lineal, de baja caída de tensión (LDO), ya que este tipo de circuitos proveen una fuente confiable de alimentación en aplicaciones portátiles y además ofrece un bajo consumo de potencia. En la sección 2 se revisa la teoría básica de un regulador lineal y se expone una breve revisión del estado del arte; al final de esta sección se describe el circuito propuesto. Los resultados de simulación se presentan en la sección 3 y, finalmente, en la sección 4 se extraen algunas conclusiones de este trabajo.

2. REGULADORES DE TENSIÓN

Generalmente un regulador está conformado por una tensión de polarización (generado por una fuente de referencia) en cascada con un amplificador operacional conectado en realimentación paralela. Dado el amplio espectro de posibles corrientes de carga, en una idea básica, los reguladores se pueden clasificar en lineales y conmutados. Los reguladores lineales, también llamados reguladores serie, modulan linealmente la conductancia de un interruptor serie de paso conectado entre la fuente DC de entrada y la salida regulada para asegurar que la salida de tensión es una razón predeterminada de tensión de polarización de referencia, como se muestra en la Fig. 1. El término serie se refiere a el elemento de paso (o dispositivo interruptor) que está en serie con la fuente no regulada y la carga, que a nivel circuito es conocido como el transistor de potencia. Puesto que el flujo de corriente y su control son continuos en tiempo, el circuito es lineal y de naturaleza analógica, y debido a que solo puede proporcionar energía a través de un control lineal en serie, la tensión de salida no puede exceder la entrada no regulada.

Un regulador conmutado por su parte, dada su naturaleza de conmutación, tiene la capacidad de hacer conversiones de tensión AC-AC, AC-DC, DC-AC Y DC-DC, ya que puede manejar tanto corriente alterna como continua (o directa). Sin embargo, dentro del contexto de los circuitos integrados los conversores DC-DC predominan, debido a que a un circuito integrado se le proporciona energía a partir de una batería, mientras que a los conversores AC-DC se alimentan fuera de línea, y la mayoría de las aplicaciones de carga en integrados y afuera de ellos exigen alimentaciones de tipo continuo para operar. No obstante, dada su capacidad de conversión AC-DC, los reguladores conmutados son también llamados conversores conmutados, incluso si solo realizan funciones DC-DC. Se puede decir que la principal diferencia entre un regulador lineal y uno conmutado es que este último trabaja en modo mixto con componentes analógicos y digitales en su lazo de realimentación.

Dado que el interés de este trabajo son las aplicaciones portátiles, los reguladores lineales son los más usados, especialmente si son reguladores de baja caída de tensión, ya que permiten operar con baja tensión de alimentación, con una diferencia entrada-salida de 200mV en general y debido a sus características de bajo consumo de potencia, bajo ruido y alta velocidad de respuesta [2]. A continuación se presenta una breve revisión del estado del arte.

2.1 El regulador lineal de baja caída de tensión (LDO)

La administración de potencia en cualquier circuito integrado siempre comprende una tarea de cuidado, de la cual depende ampliamente el adecuado desempeño de este. Si la aplicación es de tipo portátil, aumentar la vida útil de la batería es un fin fundamental en cualquier sistema de administración de potencia. Por otra parte, en sistemas como los de identificación por radiofrecuencia (RFID) es necesario poder regular la tensión que se recibe de la fuente o antena de la forma más eficiente posible. Cualquiera de estas aplicaciones requiere el uso de reguladores, especialmente reguladores lineales LDO por su bajo consumo de potencia. Un regulador LDO tiene como característica que su tensión de salida tiene una diferencia pequeña en relación con la tensión de entrada, de alrededor de 200 mV, permitiendo de esta forma operar con tensiones de alimentación bajas y asegurando un bajo consumo de potencia con mediana eficiencia. Sin embargo, hay un gran número de propuestas para la implementación de un regulador de este tipo y depende principalmente de la aplicación y las especificaciones deseadas.

Por ejemplo, hay dos tendencias bien marcadas en el enfoque para la compensación en frecuencia de un regulador. Por una parte, cuando se tiene la facilidad de utilizar condensadores externos o discretos, el diseño del regulador se enfoca en ubicar el polo dominante de este a la salida, utilizando el condensador externo, mejorando el rechazo a las variaciones de fuente (PSR) en alta frecuencia y reduciendo los sobrepicos de tensión generados por el cambio en la corriente de carga. Por otra parte, si se desea un sistema totalmente integrado, un condensador discreto debe ser descartado, por lo que el diseño del regulador se enfoca en estabilizarlo desde el lazo de realimentación pensando en tener condensadores integrados pequeños o, simplemente, los condensadores parásitos generados por la física de las interconexiones.

Aunque la tendencia es evitar la utilización de condensadores discretos, se encuentran diferentes trabajos que usan esta forma de compensación y que resulta en enfoques interesantes. Se pueden identificar a su vez dos estructuras, las cuales se enfocan en el transistor de potencia o en el amplificador de error. En [3] y [4] el desarrollo fuerte está en el amplificador de error, donde en [3] se utilizan etapas de baja ganancia en cascada para ubicar los polos no dominantes lejos de la frecuencia de ganancia unitaria, facilitando la compensación en frecuencia y logrando una mejora en el PSR del regulador. Por su parte, [4] busca mejorar el PSR del regulador usando un amplificador de nuevo con etapas de baja ganancia, pero utilizando como última etapa una resistencia de carga para llevar las variaciones de la fuente de alimentación directamente a la salida, pero con signo contrario a las que lleva asociadas el transistor de potencia y de esta forma anular esta variaciones. En otro trabajo con enfoque similar, [5]"type" : "paper-conference" }, "uris" : [ "http://www.mendeley.com/documents/?uuid=68981512-91de-4d4a-b1b6-f1577276a72d" ] } ], "mendeley" : { "previouslyFormattedCitation" : "[5]" }, "properties" : { "noteIndex" : 0 }, "schema" : "https://github.com/citation-style-language/schema/raw/master/csl-citation.json" } propone utilizar un multiplicador de capacitancia para mejorar la compensación en frecuencia utilizando condensadores de bajo valor.

Cuando el enfoque ha sido el transistor de potencia el uso del circuito flipped voltage follower (FVF) es muy común. Para generar la tensión de control, utilizan el esquema propuesto por [6], el cual es un amplificador realimentado muy simple. El desarrollo fuerte está en mejorar el desempeño del FVF, principalmente en disminuir la impedancia en el nodo de salida del regulador, al aumentar la ganancia de lazo como es el caso de [2] y [7], en especial este último agrega un seguidor de impedancia para detectar los cambios en la carga y aumentar la velocidad de respuesta.

El otro gran enfoque es la eliminación del capacitor discreto como medio de compensación. En este caso, se tienen también diferentes propuestas en las que aparece de nuevo el uso de FVF como alternativa. Por ejemplo [8] y [9] proponen esquemas de polarización dinámica para mejorar la respuesta transitoria, sin degradar la estabilidad del regulador. En [10] se enfocan en la reducción del valor del "undershoot", utilizando un circuito y operando en subumbral, mientras que [11] mejoran la respuesta transitoria reduciendo los sobrepicos debido a los cambios en la carga.

Otros trabajos como el de [12] desarrolla un esquema de compensación para evitar el uso de condensadores externos, mientras que [13] se enfoca en la robustez del circuito, reduciendo la sensibilidad del regulador a variaciones de fuente de alimentación y temperatura. Por último, se tiene el uso de un FVF como transistor de potencia en el que se detalla como se proponen modificaciones para mejorar el desempeño de este en el regulador. En el caso de [14], para mejorar la respuesta transitoria se agrega un condensador que afecta principalmente la respuesta transitoria de forma que hace simétrico el comportamiento del circuito a los aumentos o disminución de la corriente de carga y mejora su velocidad de respuesta, mientras que [15] propone un FVF optimizando la ganancia de lazo y agrega un esquema de compensación interno para mejorar la estabilidad.

La revisión de las implementaciones actuales permite identificar que si se utilizan muchas etapas de amplificación el circuito tiene muchos problemas de compensación en frecuencia y que no es deseable compensar el regulador usando condensadores externos, ya que dificulta tener un sistema completamente integrado. A continuación se presenta el regulador propuesto, el cual utiliza únicamente dos etapas incluyendo el transistor de potencia, por lo que es muy sencillo de compensar y no hay necesidad de utilizar condensadores externos.

2.2 Circuito propuesto

En general, los reguladores que se encuentran en la literatura constan de complicadas redes de compensación en frecuencia para asegurar la estabilidad. Además, utilizan polarizaciones dinámicas y circuitos reductores de los picos de tensión generados en el estado transitorio del regulador. En consecuencia, la adición de esta circuitería ocasiona una mayor dificultad en el diseño e implica, en la mayoría de los casos, el aumento no solo del consumo de potencia si no también del área o tamaño del circuito.

El regulador propuesto se aprecia en la Fig. 2. Como se puede observar es un circuito sencillo, lo que hace fácil su diseño. Además no contiene redes de compensación en frecuencia adicionales. El circuito consiste de un amplificador de error compuesto por un par diferencial M₁ y M₂ con carga activa M_L. Luego se tiene el dispositivo de paso o transistor de potencia M_P que es el que se encarga de suministrar la corriente a la carga respectiva. Además, está la red resistiva de realimentación que consiste en las resistencias R₁ y R₂ que se encargan de fijar el valor de tensión regulado con base en (1). Donde V_ref es una tensión que proviene de una fuente de referencia de tensión necesaria para obtener la tensión deseada.

Por último, se tiene el transistor M_C, que por medio de M₃ y M₄ copia parte de la trasnconductancia del par diferencial a la salida, aumentando la ganancia sobre todo en condición de baja corriente de carga, asegurando que el regulador sea estable. C_L corresponde a la capacitancia de carga que en el circuito propuesto va de 0 a 20 pF, pero no hace parte de la compensación, como se estaba buscando. Al evitar el uso de capacitancia de compensación a la salida se logra que el regulador sea completamente integrable, ya que generalmente esta es del orden de los µF [4]. C_C corresponde a la única compensación interna utilizada y para este diseño se utiliza de 2 pF.

El objetivo de este trabajo es obtener un regulador con un consumo de corriente de menos de 20 µA dada la baja complejidad del circuito, con un valor de tensión regulado de 1V y una corriente de carga máxima cercana a 20 mA. Por tanto, se tiene un diferencial de tensión de 200 mV, ya que la alimentación típica de la tecnología es 1.2 V. Además, para asegurar que el comportamiento transitorio sea el deseado, se ajustan las dimensiones del transistor de potencia o de paso de forma que pueda operar adecuadamente bajo las diferentes condiciones de operación. Para estas condiciones, se elijen los valores de las resistencias R₁ y R₂ de 53 kΩ y 210 kΩ, respectivamente, para una tensión de referencia de 0.8 V. Este trabajo no se enfoca en cómo generar el tensión de referencia, solamente se usa.

3. RESULTADOS DE SIMULACIÓN

Las simulaciones fueron realizadas con el software de SYNOPSYS en una tecnología de 90 nm de longitud de canal. La fuente de alimentación típica es 1.2 V y se tienen disponibles 5 esquinas de proceso que corresponden al caso típico, caso FF que es cuando los dos transistores PMOS y NMOS son rápidos, SS cuando ambos transistores son lentos y las cruzadas FS y SF. Además, la temperatura se toma en un rango de -40 a 120 °C, asumiendo el caso típico de temperatura de 60 °C.

Las simulaciones para el caso típico en la respuesta en frecuencia con un condensador de salida de 20 pF se presentan en la Fig. 3. Se puede ver que para el caso sin carga o baja corriente de carga se tiene una ganancia de 52 dB (línea continua) y una frecuencia de ganancia unitaria de 4 MHz, mientras que para carga completa o 25 mA se tiene 43 dB (línea punteada) debido a la disminución de la impedancia de salida y una frecuencia de ganancia unitaria de 2.3 MHz. Para los dos casos el margen de fase es mayor a 80 grados, lo que asegura la estabilidad del regulador. Además, cuando no se tiene condensador a la salida el margen de fase mejora sobre todo para condición sin carga.

Figura 3

El PSR del regulador se puede observar en la Fig. 4. Nuevamente el mejor escenario se presenta para baja condición de carga con valores menores a -48 dB (línea continua) a baja frecuencia. Sin embargo, para una frecuencia de 100 KHz tiene un valor de -30 dB y para el caso de máxima carga se tiene -25 dB (línea punteada), muy similar dado a la poca variación del ancho de banda. En máxima carga, debido a la disminución de la ganancia en baja frecuencia, se tiene un PSR de -39 dB.

Para verificar el comportamiento en frecuencia, ahora se analiza la respuesta transitoria. La Fig. 5 muestra la respuesta de línea para valores de tensión de 1.2 V y 1.7 V. La simulación consiste en cambiar bruscamente la tensión de entrada en los rangos mencionados y observar cómo se comporta la tensión regulada. En la Fig. 5 se puede apreciar cómo, a pesar de los cambios de la tensión de entrada, la tensión regulada se establece en menos de 1 µs para tiempos de subida y bajada de 500 ns, mostrando la estabilidad del regulador.

Para el caso de la regulación de carga se tiene una transición en un rango 0.1 a 25 mA en la corriente de carga; donde inicialmente se tiene una corriente de 0.1 mA y bruscamente se cambia a 25 mA y, luego, se regresa a 0.1 mA, utilizando tiempos de transición de 500 ns nuevamente. Para esta simulación se utilizan todas las esquinas del proceso con el rango de temperatura mencionado, y para tensiones de entrada de 1.2 V y 1.7 V, simulaciones que son denominadas variaciones de proceso, tensión y temperatura (PVT).

La Fig. 6 muestra la respuesta de línea para la primera transición y todas las esquinas de simulación posibles. De nuevo se observa que el regulador responde correctamente y se estabiliza en 1 µs para el peor caso con una caída máxima de 80mV.

En la Fig. 7 se observa la respuesta para la segunda transición donde nuevamente se estabiliza, incluso en menos de 1 µs para el peor caso, pero esta vez con un pico de tensión de 120 mV. En todos los casos el regulador mantiene la estabilidad. Por último, se realiza una simulación de la regulación de carga para un condensador a la salida de 20 pF, donde nuevamente el regulador muestra su estabilidad con muy pocas variaciones tanto en los picos máximos como en los tiempos para estabilizarse.

La Tabla I resume las especificaciones obtenidas en este trabajo y presenta algunos trabajos encontrados en la literatura. Como se esperaba, el regulador propuesto logra mantener un consumo de potencia menor a los 20 µA dado el bajo número de transistores utilizados y la no utilización de condensadores externos para compensación. También, la baja capacitancia interna de compensación reduce la corriente necesaria para el circuito y permite una integración completa del regulador, aumentando también la velocidad de respuesta. La desventaja que presenta el circuito propuesto, es la degradación del PSRR, ya que utiliza como carga un transistor conectado como diodo, el cual permite que se acoplen las variaciones de la fuente de alimentación, lo cual se ve reflejado a la salida. Finalmente, fue necesario reducir la capacidad de entrega de corriente (25 mA máximo) para por medio del diseño únicamente lograr mantener la estabilidad del circuito con baja complejidad.

Tabla I

4. CONCLUSIONES

En este trabajo se presenta un esquema simple para implementar un regulador LDO. El circuito propuesto se basa en un amplificador de error de una etapa, más la etapa del transistor de potencia y usa un espejo de corriente para sumar parte de la transconductancia del par diferencial a la salida y aumentar la ganancia para poca carga de corriente manteniendo la estabilidad. Las simulaciones realizadas con SYNOPSYS, en una tecnología de 90 nm de longitud de canal muestran que el regulador tiene un comportamiento robusto a variaciones PVT donde mantiene la estabilidad para cualquier caso, y tiene un tiempo de establecimiento menor a 1 µs, con picos de tensión máximos de 120 mV. El regulador consume 14 µA en condición estable o sin carga y puede entregar una corriente máxima de 25 mA. Además, los resultados muestran que no necesita un condensador externo y funciona bien para una carga hasta de 20 pF, manteniendo un margen de fase mayor a 80 grados y un PSR de -25dB a una frecuencia de 100KHz.

AGRADECIMIENTOS

Los autores agradecen a UNISANGIL y, especialmente, al Departamento de Investigación por proporcionar la financiación que permitió realizar este proyecto.

REFERENCIAS

[1] G. Ricon, "System Considerations", in Analog IC Design with Low Dropout Regulators, Atlanta, ch. 1, Mc-Graw-Hill, 2009.         [ Links ]

[2] S. S. Chong and P. K. Chan, "A Flipped Voltage Follower based low-dropout regulator with composite power transistor," in Integrated Circuits (ISIC), 2011 13th International Symposium on, Singapore, 2011, pp. 472-475.         [ Links ]

[3] M. Ho, K.-N. Leung, and K.-L. Mak, "A Low-Power Fast-Transient 90-nm Low-Dropout Regulator With Multiple Small-Gain Stages," Solid-State Circuits, IEEE J., vol. 45, no. 11, pp. 2466-2475, Nov. 2010.         [ Links ]

[4] W. Li, R. Yao, and L. Guo, "A CMOS low-dropout regulator with high power supply rejection," in Electron Devices and Solid-State Circuits, 2009. EDSSC 2009. IEEE International Conference of, Xi'an, 2009, pp. 384-387.         [ Links ]

[5] Z. Yan, L. Shen, Y. Zhao, and S. Yue, "A low-voltage CMOS low-dropout regulator with novel capacitormultiplier frequency compensation," in Circuits and Systems, 2008. ISCAS 2008. IEEE International Symposium on, Seattle, 2008, pp. 2685-2688.         [ Links ]

[6] T. Y. Man, K. N. Leung, C. Y. Leung, P. K. T. Mok, and M. Chan, "Development of Single-Transistor-Control LDO Based on Flipped Voltage Follower for SoC," Circuits Syst. I Regul. Pap. IEEE Trans., vol. 55, no. 5, pp. 1392-1401, Jun. 2008.         [ Links ]

[7] P. Y. Or and K. N. Leung, "A Fast-Transient Low-Dropout Regulator With Load-Tracking Impedance Adjustment and Loop-Gain Boosting Technique," Circuits Syst. II Express Briefs, IEEE Trans., vol. 57, no. 10, pp. 757-761, Oct. 2010.         [ Links ]

[8] C.-M. Chen, T.-W. Tsai, and C.-C. Hung, "Fast Transient Low-Dropout Voltage Regulator With Hybrid Dynamic Biasing Technique for SoC Application," Very Large Scale Integr. Syst. IEEE Trans., vol. 21, no. 9, pp. 1742-1747, Sep. 2013.         [ Links ]

[9] C. Zhan and W.-H. Ki, "Output-Capacitor-Free Adaptively Biased Low-Dropout Regulator for System-on-Chips," Circuits Syst. I Regul. Pap. IEEE Trans., vol. 57, no. 5, pp. 1017-1028, May 2010.         [ Links ]

[10] C. Zhan and W.-H. Ki, "An Output-Capacitor-Free Adaptively Biased Low-Dropout Regulator With Subthreshold Undershoot-Reduction for SoC," Circuits Syst. I Regul. Pap. IEEE Trans., vol. 59, no. 5, pp. 1119-1131, May. 2012.         [ Links ]

[11] P. M. Furth, S. Krishnapurapu, S. H. Pakala, and M. A. Haque, "A 5.3 uA quiescent current fully-integrated low-dropout (LDO) regulator with Transient Recovery Time Enhancement," in Circuits and Systems (MWSCAS), 2013 IEEE 56th International Midwest Symposium on, Texas, 2013, pp. 9-12.         [ Links ]

[12] Z. Kamal, Q. Hassan, and Z. Mouhcine, "Full on chip capacitance pmos low dropout voltage regulator," in Multimedia Computing and Systems (ICMCS), 2011 International Conference on, Morocco, 2011, pp. 1-4.         [ Links ]

[13] C.-E. Liu, Y.-J. Hsieh, and J.-F. Kiang, "RFID Regulator Design Insensitive to Supply Voltage Ripple and Temperature Variation," Circuits Syst. II Express Briefs, IEEE Trans., vol. 57, no. 4, pp. 255-259, Apr. 2010.         [ Links ]

[14] G. Blakiewicz, "Output-capacitorless low-dropout regulator using a cascoded flipped voltage follower," Circuits, Devices Syst. IET, vol. 5, no. 5, pp. 418-423, Sep. 2011.         [ Links ]

[15] K. C. Koay, S. S. Chong, and P. K. Chan, "A FVF based output capacitorless LDO regulator with wide load capacitance range," in Circuits and Systems (ISCAS), 2013 IEEE International Symposium on, Beijing, 2013, pp. 1488-1491.         [ Links ]